




Pasywny regulator siły głosu PVC

**AVT
5297**



Wśród miłośników słuchania muzyki z najwyższą jakością istnieje grupa zwolenników konstrukcji minimalistycznych, w których liczba elementów jest ograniczona do absolutnego minimum, a tor audio składa się tylko ze źródła, regulatora głośności, wzmacniacza mocy i zestawów głośnikowych. Niniejszy projekt to opis propozycji wykonania regulatora siły głosu przeznaczonego do takiego toru audio.

Rekomendacje: audiofile, konstruktorzy wzmacniaczy wysokiej jakości.

Układ regulacji siły głosu w opisanym we wstępie torze nie może opierać się na rozwiązaniach półprzewodnikowych, jak np. popularne układy z serii PGAXxxx. Stąd na rynku pojawiła się oferta układów określanych skrótem PVC (*Passive Volume Control*) wypierających klasyczne potencjometry mechaniczne, których największą wadą jest problem ze współbieżnością kanałów stereofonicznych szczególnie przy położeniach bliskich najmniejszej głośności oraz stopniowe zużywanie się ścieżki oporowej.

Układy PVC, w zależności od wykonania, oparte są na potencjometrze, w którym ślizgacz i ścieżka oporowa zostały zastąpio-

ne przełącznikiem wielopozycyjnym wysokiej jakości z odpowiednio dobraną drabinką rezystorową. Schemat najprostszego układu PVC zamieszczono na **rysunku 1**. Wielopozycyjny przełącznik obrotowy ma najczęściej od 24 do 36 pozycji, co pokrywa cały konieczny zakres regulacji głośności, przy komfortowym dla słuchacza kroku regulacji. Poszczególne pozycje oraz właściwą charakterystykę regulacji układu zapewniają rezystory precyzyjne. Ich wartości są nietypowe (spoza typoszeregu), szczególnie gdy układ ma logarytmiczną charakterystykę regulacji. Niestety, wadą takiego rozwiązania są: jego wysoka cena, ograniczona dostępność

AVT-5297 w ofercie AVT:
AVT-5297A – płytka drukowana

Podstawowe informacje:

- Rezystancja wejściowa 25,5 kΩ
- Zasilanie 9...12 V_{AC}
- Sterowanie przez układ CPLD Xilinx XC9572XL
- 64 poziomy głośności
- Logarytmiczna charakterystyka regulacji
- Wejście/wyjście stereofoniczne
- Dwa wyświetlacze 7-segmentowe wyświetlające numer poziomu głośności
- Wyposażony w selektor 4 źródeł sygnału stereofonicznego


Dodatkowe materiały na CD/FTP:

- <ftp://ep.com.pl>, user: 10925, pass: 87thc181
- wzory płytek PCB
- karty katalogowe i noty aplikacyjne elementów oznaczonych w **Wykazie elementów** kolorem czerwonym


Projekty pokrewne na CD/FTP:

(wymienione artykuły są w całości dostępne na CD)

- AVT-5283 Potencjometr audio (EP 3/2011)
- AVT-5267 Lampowy potencjometr siły głosu (EP 12/2010)
- AVT-5237 Potencjometr z impulsatorem (EP 6/2010)
- AVT-5206 Cyfrowy potencjometr audio (EP 10/2009)
- AVT-5185 Volumer – Elektroniczny potencjometr audio (EP 5/2009)
- AVT-945 Audiofiliński potencjometr i regulator balansu (EP 8/2006)
- AVT-5027 Audiofiliński potencjometr elektroniczny (EP 9/2001)




Rysunek 1. Typowy układ pasywnej regulacji głośności PVC



Rysunek 2. Zmodyfikowany układ pasywnej regulacji głośności PVC

przełącznika wielopozycyjnego oraz kłopoty z zakupem rezystorów precyzyjnych o nie-standardowych rezystancjach.

Po modyfikacji układu z rysunku 1 z prostego potencjometru na układ drabinki $R \dots n \times R$ można zmniejszyć wymaganą liczbę rezystorów oraz stosować standardowe wartości rezystancji z szeregu. Schemat zmodyfikowanego układu PVC przedstawiono na **rysunku 2**. Układ ma jednak tę wadę, że każda pozycja regulacji wymaga podwójnego styku NO+NC. Jest to rekompensowane mniejszą całkowitą liczbą potrzebnych styków potrzebnych do realizacji regulacji oraz zmniejszoną liczbą rezystorów dzielnika. Wprowadzając dalsze modyfikacje w postaci zmiany sterowania mechanicznego na elektroniczne i zastąpienia styków przełącznika obrotowego przełącznikami, można drabinkę uprościć do postaci $R-2R \dots n \times R$, co zostało zastosowane w modelu urządzenia. Schemat takiej drabinki przedstawia **rysunek 3**. Sumaryczna wartość rezystancji widzianej od wejścia to $255 \times R$ (R_1). Na rysunku nie przedstawiono wartości rezystorów ze względu na możliwość stosowania wartości najbardziej odpowiadających wymaganej wartości potencjometru. W modelu zastosowano $R_1=R_9=100 \Omega$, $R_2=R_{10}=200 \Omega$, ..., $R_8=R_{16}=12,8 \text{ k}\Omega$, co daje sumaryczną wartość rezystancji $25,5 \text{ k}\Omega$. Taki potencjometr nadaje się zarówno do współpracy ze wzmacniaczami lampowymi, jak i tranzysto-



Rysunek 3. Schemat ideowy układu pasywnej regulacji głośności PVC_G6K

rowymi. Oczywiście nic nie stoi na przeszkodzie, aby dobrać rezystancje w taki sposób, aby osiągnąć sumaryczną rezystancję wynoszącą $10 \dots 100 \text{ k}\Omega$. Aby ułatwić dobrane rezystorów, każdy z nich został na płycie zaprojektowany jako połączenie szeregowo-równoległe trzech elementów, jak przedstawiono na przykładzie R12. Ułatwia to do-


kładny dobór rezystancji elementów dzielnika, co jest szczególnie istotne w układzie regulacji stereofonicznej.

W charakterze przełącznika zastosowano nowoczesne, miniaturowe przełączniki G6K-2F przeznaczone do montażu SMD, zasilane napięciem 5 V , co owocuje zmniejszeniem wymiarów drabinki oraz redukcją poboru

mocy. Sygnał audio został doprowadzony do złącza J1, sterowanie cewek przekaźników do złącza J2.

Układ przekaźników i rezystorów został zaprojektowany jako miniaturowy moduł na dwustronnej płytce drukowanej ze złączami zgrupowanymi przy jednej krawędzi. Moduł ma wymiary ok. 84 mm×18 mm, a jego konstrukcję przystosowano do tworzenia wielokanałowych układów regulacji od stereofonicznych do wielokanałowych przeznaczonych do kina domowego w wersji 6.1. Rozmieszczenie elementów na płycie przedstawia **rysunek 4**.

Tak przygotowany moduł jest podstawową częścią regulatora pasywnego. Czasem jednak źródeł jest więcej niż jedno i warto zadbać o możliwość ich przełączania bez mozolnego przepinania kabli. Funkcję przełącznika wejść oraz bazy montażowej dla PVC_G6K pełni moduł PreSw3Ch, którego schemat przedstawia **rysunek 5**. Moduł umożliwia selekcję jednego z trzech wejść. W praktyce wystarcza to w typowych zastosowaniach, gdy przełączane są np. następujące źródła: gramofon, uniwersalne, odtwarzacz CD. Stereofoniczne sygnały wejściowe są doprowadzone do gniazd J1-J3L/R typu RCA, a odpowiednią kombinacją sterowania przekaźnikami REL1/2 wybiera się wejście przełączane na układ regulacji głośności PVC. Z wyjść PVC sygnał poprzez złącza J4A/B jest doprowadzony do gniazd wyjścio-



Rysunek 4. Rozmieszczenie elementów na płycie PVC_G6K


wych J4L/R. Gniazda J4A/B przewidziano jako opcję rozbudowy przedwzmacniacza np. o przełączany stopień wzmacnienia. Podczas normalnej eksploatacji należy zerwać w złączach styki 2 i 3. Sygnały sterujące przekaźnikami PVC oraz przekaźnikami selektora wejść zostały doprowadzone do gniazd J1/2 typu IDC14. W razie konieczności umożliwia to osobną regulację głośności lub balansu. Standardowo sterowania kanałów połączone są równolegle przy użyciu taśmy przewodów z zaciśniętymi równolegle dwoma wtykami IDC14. Rezystory R1L...R3R zapewniają wstępne obciążenie źródła sygnału.

Moduł selektora PreSw3Ch zmontowano na dwustronnej płytce drukowanej o wymiarach ok. 158 mm×41 mm. Rozmieszczenie elementów przedstawiono na **rysunku 6**.


Pozostaje jeszcze kwestia sterowania zapewniająca podstawową funkcjonalność.

Do jej realizacji jest niezbędna funkcja sterowania przekaźnikami PVC z odpowiednią charakterystyką, przełączanie wejść i sygnalizacja stanu układu na dwupozycyjnym wyświetlaczu LED.

Jako sterownik przewidziano układ U1 matrycy programowalnej CPLD typu XC9572XL firmy Xilinx. Schemat układu sterowania zamieszczono na **rysunku 7**. Logika programowalna zawarta w układzie umożliwia obsługę 4-przyciskowej klawiatury obsługującej załączenie/wyłączenie układu (SW1 –ON/OFF), sekwencyjnego przełącznika wejść (SW2 – INPUT SELECT), regulację głośności +/- (VOL UP/DOWN). Przewidziano możliwość zastosowania przycisków z podświetlaniem PB6149 lub MEC-3. Bezpośrednio z wyjść układu U1 jest sterowany wyświetlacz o podwyższonej jasności (SRWA, LGWA w zależności od preferowanego koloru) sygnalizujący stan pracy



Rysunek 5. Schemat ideowy modułu przełącznika wejść PreSw3Ch



Rysunek 6. Rozmieszczenie elementów na płytce PreSw3Ch

PVC. Wyłączenie następuje po naciśnięciu SW1 i sygnalizowane jest na wyświetlaczu symbolami (-). Podczas pracy jest wskazywane aktywne wejście wybierane sekwen-

cyjnie przełącznikiem SW2. Sygnalizowane są symbole Cd, Au, Ph. Poziom głośności jest wskazywany podczas naciśnięcia SW3/4 w zakresie 0...63. Przełącznik SWDIP1 umożliwia szybkie konfigurowanie układu po włączeniu zasilania „Preset”. Funkcję tę wywołuje się jednoczesnym naciśnięciem przycisków regulacji głośności SW3 i SW4. W zależności od ustawienia SWDIP1, sygnał PS1 wybiera wejście (Cd/Au), sygnały PS2, 3, 4 wybierają ustawiony poziom głośności. Sygnały wyjściowe sterujące przełącznikami są dodatkowo buforowane poprzez układy U3/U4.

Zasilacz jest konwencjonalny, stabilizowany, z prostownikiem dwupołkowym. Układ U5 dostarcza stabilizowanego napięcia dla cewek przełączników. Jest to istotne do minimalizacji przyszybków, który mogą wnosić cewki do przełączanego sygnału. Układ U5 jest także regulatorem wstępnym dla U2 zapewniającego 3,3 V dla układu CPLD i wyświetlacza. Transystor Q1 wraz z dzielnikiem R23/R24 jest źródłem prostokątnego przebiegu 50 Hz taktującego CPLD. Do złącza J3 są doprowadzone sygnały JTAG niezbędne do zaprogramowania U1. Złącze J4 jest przeznaczone do rozbudowy układu o sterowanie za pomocą klawiatury dotykowej na AT42QT1040, która będzie opisana w kolejnym numerze EP, lub zewnętrznego dekodera zdalnego sterowania np. RC5.

Układ U6 wraz z towarzyszącymi elementami jest opcjonalnym generatorem o wypełnieniu regulowanym potencjometrem RV1. Umożliwia on zasilanie dwubarwnych wyświetlaczy LED ze wspólną anodą i regulację koloru ich świecenia (np. pomarańczowy, zbliżony do koloru grzejni-

ków lamp). Transystory Q2/Q3 zapewniają odpowiednią wydajność prądową. Gdy nie wykorzystujemy wyświetlacza dwubarwnego, należy zewrzeć odpowiednio wyprowadzenia C/E tranzystora Q3.

Układ zmontowano na dwustronnej płytce drukowanej o wymiarach ok. 147 mm×36 mm. Rozmieszczenie elementów pokazano na **rysunku 8**. Zasilanie układu 8...9 V AC/0,5 A jest doprowadzone do złącza J1.

Dzięki zastosowaniu CPL układ elektryczny jest stosunkowo nieskomplikowany. Aby jednak zrozumieć zasadę działania urządzenia, warto przyrzeć się jego strukturze wewnętrznej, którą przedstawia **rysunek 9**. Cały projekt został zrealizowany w środowisku XILINX ISE, natomiast oprogramowanie napisano w języku VHDL, wspomaganym graficznym edytorem schematów.

Sercem układu jest komponent CNT_VOL64B. Jest to układ programowalnego, binarnego licznika dwukierunkowego 0...63.

REKLAMA

Wykaz elementów płytki CPLD

Rezystory: (SMD 1206)

R1...R14, R25...R30: 1 kΩ
R15...R24, R31, R32: 22 kΩ
RV1: 1 MΩ (potencjometr)

Kondensatory:

C1...C6: 100 nF (SMD 1206)
CE1, CE2: 10 μF/25 V
CE3: 1000 μF/16 V

Półprzewodniki:

BR1: DF06S
D1, D2: 1N4148
DISP1, DISP2: Sx56-11SRWA
HT1: DO1A
Q1: BC847
Q2, Q3: BC807
U1: XC9572XL-VQ44
U2: LM1117-3.3 (SOT-223)
U3, U4: ULN2003A (SO-16)
U5: 7805
U6: NE555

Inne:

J1: KK2/2,54 mm
J2: IDC14
J3: SIP6
J4: KK6/2,54 mm
SW1...SW4: MEC3
SW11...SW14: PB6149L
SWD1: przełącznik DIP8

płytki przełączników

R1...R16: dobrać zgodnie z opisem (SMD 1206)
REL1...REL8: przełącznik G6K-2F-5V

płytki selektora wejść


R1L...R3L, R1R...R3R: 1 MΩ (SMD 1206)
J1, J2: IDC14
J1...J4: gniazda RCA
J4A, J4B: KK4/2,54 mm
REL1, REL2: przełącznik G6K-2F-5V




W tym miejscu należy wrócić do opisu struktury PVC opartego na 8 przełącznikach, dlaczego więc licznik ma tylko 64 stany? Wynika to z konieczności przybliżenia charakterystyki logarytmicznej. W wypadku charakterystyki liniowej można by „skrócić” PVC do

6 przełączników. Dodatkowe dwa przełączniki w drabince umożliwiają precyzyjną zmianę głośności, szczególnie przy niskich poziomach głośności. Liczbę stanów ograniczono arbitralnie do 64 po praktycznych próbach układu.


Opis komponentu zamieszczono na **liście 1**. Sygnał *Reset* jest generowany po włączeniu zasilania wewnątrz układu i zeruje licznik. Licznik zlicza impulsy doprowadzone do wejścia *Clock*, a kierunek zliczania jest ustalany przez sygnał *Dir*. Jak wspomniano



Rysunek 7. Schemat ideowy modułu sterowania PVC_CPLD



Rysunek 8. Rozmieszczenie elementów na płycie PVC_CPLD



Rysunek 9. Struktura układu CPLD (U1)

no, licznik ma możliwość ustawienia stanu początkowego. Przy aktywnym sygnale *Pset* przerzutniki licznika ustawiane są na wartość ustaloną przez wejścia *PsetVal*. Część z tych wejść wyprowadzona jest na zewnątrz układu do przełącznika DIPSW1, którego pozycja umożliwia zmianę wartości *PsetVal*.

Sygnal z wyjścia licznika jest doprowadzony do dwóch tablic wartości: *REL_LUT* odpowiedzialnej za sterowanie przełączników i kształtowanie charakterystyki regulacji oraz *LED_LUT* odpowiedzialnej za dekodowanie segmentów wyświetlacza w zależności od wybranego wejścia i poziomu głośności. Opis komponentu *REL_LUT* zamieszczono na **listingu 2**. Zmieniając odpowiednio wartość wektora *REL_OUT*, można dopasować charakterystykę regulacji do własnych preferencji. Za przełączanie wejść odpowiada

komponent licznika *CNT_IN2B*, licznika wraz z tablicą – *IN_LUT*. Do generowania sygnału zegarowego dla taktowania komponentów i realizacji funkcji autorepetycji jest używany licznik *CLK_DIV*.

Klawiatura SW1...SW4 w celu eliminacji drgań styków do logiki jest doprowadzona poprzez synchronizatory DF eliminujące krótkie impulsy zakłócające. Multiplexery współpracujące z licznikami bramkują sygnał zegarowy, gdy klawisze są nieaktywne. Przerzutnik T współpracujący z wyłącznikiem SW1 generuje wewnętrzny sygnał blokujący wyjścia wyświetlacza, przełączników oraz klawiatury, gdy PVC jest wyłączony. Aby nie zużywać niepotrzebnie zasobów logicznych układu U1, do realizacji wyłączenia wyświetlacza i przełączników wykorzystywano globalny sygnał sterujący wyjściowymi bramkami trójstanowymi.

Całość projektu jest udostępniona w materiałach do artykułu i może zostać dostosowana do własnych potrzeb lub modyfikacji PVC.

REKLAMA

Montaż

Montaż układu nie wymaga specjalnego opisu. Należy tylko zwrócić uwagę na polaryzację wbudowanych w przyciski diod LED. Połączenie modułów sterownika i selektora wykonane jest z taśmy przewodów 14×1,25 mm o odpowiedniej długości z zaścięniętymi trzema wtykami żeńskimi IDC14, tak aby uzyskać połączenie 1-1...14-14.

Zmontowany prawidłowo układ wymaga zaprogramowania. W tym celu odłączamy płytkę selektora, do złącza J3-JTAG podłączamy programator i przy wykorzystaniu programu *Impact*, po włączeniu zasilania, programujemy układ plikiem *PVC.JED*. Wyłączamy zasilanie, odłączamy programator, podłączamy płytkę selektora i po włączeniu zasilania sprawdzamy funkcjonowanie układu.

Adam Tatus
atatus@op.pl

REKLAMA


AVT5094

Bezprzewodowy regulator temperatury

Urządzenie mogące zastąpić przestarzałe regulatory temperatury z wyjściami przekaźnikowymi. Pomiar temperatury odbywa się z rozdzielczością 0,1°C, a temperatura zadana może być ustawiana z dokładnością 1°C w zakresie od 0 do 99°C.

- pomiar temperatury z rozdzielczością 0,1°C
- niezależne nadzorowanie temperatury dla dnia oraz dla nocy
- pory dnia są definiowane przez użytkownika
- temperatura zadana może być ustawiana z dokładnością 1°C w zakresie od 0°C do 99°C
- możliwość pracy ręcznej
- bezprzewodowa transmisja radiowa (zasięg ok. 300m)
- sterowanie obciążeniem o mocy do 3,5kW

www.sklep.avt.pl

Listing 1. Komponent CNT_VOL64B

```
-----
-- licznik binarny 0-63 dwukierunkowy z resetem
-- ograniczeniem zliczania <0:63>
-- i wpisem wartosci początkowej
-- Adam Tatus traxman - PCV.prj regulacja glosnosci
-----

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity CNT_VOL64B is
    port (
        Reset:    in std_logic; -- reset licznika
        Clock:    in std_logic; -- wejscie sygnalu zegarowego
        Dir:      in std_logic; -- sygnal kierunku zliczania
        PSetVal:  in std_logic_vector(5 downto 0); -- wartosc wpisu początkowego
        PSet:    in std_logic; -- ustawianie wartosci początkowej
        CkOut:    out std_logic_vector(5 downto 0); -- wyjscie licznika
    );
end CNT_VOL64B;

architecture Behavioral of CNT_VOL64B is
    signal temp: std_logic_vector(5 downto 0);
    begin
        process(Clock, Reset)
        begin
            if Reset='1' then temp <= "000000"; -- reset licznika „0”
            elsif (Clock'event and Clock='1') then
                if PSet='1' then temp <= PSetVal; -- licznika z PSetVal
                elsif (PSet='0' and Dir='0') then -- Dir=0, zliczanie w gore
                    if temp="111111" then -- ograniczenie zliczania do 63
                        temp <= "111111"; else temp <= temp + 1;
                    end if;
                elsif (PSet='0' and Dir='1') then -- zliczanie w dol
                    if temp="000000" then -- ograniczenie zliczania do 0
                        temp <= "000000"; else temp <= temp - 1;
                    end if;
                end if;
            end if;
        end process;
        CkOut <= temp; -- przepisanie zmiennej temp na wyjscie licznika
    end Behavioral;
```

Listing 2. Komponent REL_LUT

```
-----
-- dekodery przekaznikow LED 0-63
-- Adam Tatus traxman - PCV.prj
-----

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity REL_LUT is
    port (
        REL_IN: in std_logic_vector (5 downto 0); -- poziom glosnosci VOL do
        zdekodowania
        REL_OUT: out std_logic_vector (7 downto 0)); -- sterowanie przekaznikami wg
        LUT
    );
end REL_LUT;

architecture arch of REL_LUT is
    begin
        with REL_IN select
            REL_OUT <= "00000000" when "000000", -- „ min”
                "00000001" when "000001", "00000010" when "000010",
                "00000011" when "000011", "00000100" when "000100",
                "00000101" when "000101", "00000110" when "000110",
                "00000111" when "000111", "00001000" when "001000",
                "00001001" when "001001", "00001010" when "001010",
                "00001011" when "001011", "00001100" when "001100",
                "00001101" when "001101", "00001110" when "001110",
                "00001111" when "001111", -- „do 15 co 1”
                "00010000" when "010000", "00010010" when "010001",
                "00010010" when "010010", "00010100" when "010011",
                "00010100" when "010100", "00010100" when "010101",
                "00010100" when "010110", "00010110" when "010111",
                "00100000" when "011000", "00100010" when "011001",
                "00100100" when "011010", "00100110" when "011011",
                "00101000" when "011100", "00101010" when "011101",
                "00101100" when "011110",
                "00101110" when "011111", -- „do 31 co 2”
                "00110000" when "100000", "00110100" when "100001",
                "00110100" when "100010", "00110100" when "100011",
                "01000000" when "100100", "01000100" when "100101",
                "01001000" when "100110", "01001100" when "100111",
                "01010000" when "101000", "01010100" when "101001",
                "01011000" when "101010", "01011100" when "101011",
                "01100000" when "101100", "01100100" when "101101",
                "01101000" when "101110",
                "01101100" when "101111", -- „do 47 co 4”
                "01110100" when "110000", "01110100" when "110001",
                "10000100" when "110010", "10001100" when "110011",
                "10010100" when "110100", "10011100" when "110101",
                "10100100" when "110110", "10101100" when "110111",
                "10110100" when "111000", "10110100" when "111001",
                "11000100" when "111010", -- „do 58 co 8”
                "11001100" when "111011", -- „co 9”
                "11010101" when "111100", -- „co 10”
                "11011111" when "111101", -- „co 16”
                "11101111" when "111110", -- „co 16”
                "11111111" when "111111", -- „max”
                "00000000" when others; -- „min”
    end arch;
```