



kit

2861

AVT

# Oscyloskop cyfrowy z pamięcią FIFO

Nie ulega wątpliwości, że oscyloskop jest jednym z najprzydatniejszych przyrządów w pracowni elektronika. Umożliwia zobrazowanie przebiegu napięcia lub prądu w czasie, co jest niezmiernie przydatne przy strojeniu generatorów, testowaniu sprzętu audio, wyszukiwaniu usterek w sprzęcie elektronicznym, itp. Wykonanie opisanego w artykule oscyloskopu na pewno nie zrujnuje budżetu nawet niezbyt bogatego elektronika, a pozwoli mu wykonać wszystkie zalety jakie posiadanie tego sprzętu niesie. Układ współpracuje z komputerem PC za pośrednictwem złącza RS232, a całą pracę steruje oprogramowanie napisane w Delphi.

Układ ten może być inspiracją do wykonania własnego urządzenia w oparciu o podane rozwiązania układowe.

## Idea

Każdy oscyloskop cyfrowy musi być wyposażony w przetwornik analogowo-cyfrowy, który sygnał analogowy zamieni na ciąg liczb. Od szybkości pracy przetwornika zależy maksymalna częstotliwość, jaką będzie można zarejestrować przez oscyloskop z możliwie małym poziomem zniekształceń. Przykładowo, proste oscyloskopy oparte o kartę dźwiękową pracują przeważnie na częstotliwości 44,1kHz

lub 48kHz. Niektóre lepsze karty mają szybsze przetworniki, ale i tak stopień wejściowy karty dźwiękowej znacznie tłumi częstotliwości powyżej 20kHz. Można także zaobserwować, że karta dźwiękowa nie nadaje się do pracy jako oscyloskop już powyżej 5–7kHz,

gdyż liczba próbek przypadająca na okres jest zbyt mała do poprawnego zidentyfikowania przebiegu. Więc „zabawki” typu oscyloskop na karcie dźwiękowej mają raczej


ograniczony obszar zastosowań. Chcąc uzyskać większy zakres mierzonych częstotliwości, należy zastosować oddzielny przetwornik ADC. Ale szybsze przetworniki potrzebują odpowiednio szybkiego połączenia z mikroprocesorem, PC-tem lub innym układem pozwalającym na zobrazowanie badanego sygnału. Przykładowo, przy częstotliwości próbkowania 1MHz strumień danych na wyjściu przetwornika to ok. 1MB/s (1 milion próbek sygnału po 8 bitów na sekundę). Próba przesłania danych o takiej szybkości nastęrcza wiele trudności i sposób z bezpośrednim przekazywaniem do PC-ta wartości próbek otrzymanych na linii danych ADC nie jest stosowany. W modelu zastosowano znacznie lepszy sposób, przez co oscyloskop może działać na dowolnej szybkości łącza RS232. Cały trik polega na

zastosowaniu pamięci buforującej wyniki. Zasada działania jest wtedy następująca. Układ jest taktowany częstotliwością zależną od wybranej podstawy czasu (częstotliwość ta może być dowolnie duża – byle nie większa niż maksymalna częstotliwość próbkowania przetwornika ADC). Zakładamy także, że mamy odpowiednio szybką pamięć o pojemności wystarczającej do zapisania kilkuset wyników pomiaru. Póki pamięć nie zostanie zapisana do końca, układ taktujący przetwornik i pamięć działają – następuje zapisywanie próbek przebiegu wejściowego do pamięci buforującej, która potrafi znacznie szybciej „magazynować” informacje niż mikroprocesor. Jeśli pamięć zostanie całkowicie zapełniona, przetwornik ADC zostaje zatrzymany, następuje odczyt danych przez mikroprocesor (który taktuje odczyt pamięci z taką szybkością, aby mógł spokojnie nadażyć z odczytem) i wysłanie ich przez łącze RS232 do komputera. Po wysłaniu całej zawartości pamięci następuje ponowne uruchomienie przetwornika ADC, a mikroprocesor czeka na zapełnienie się pamięci. I cały cykl się powtarza. Zastosowanie pamięci FIFO eliminuje potrzebę stosowania szybkich układów licznikowych, multiplexerów magistrali itp., co oczywiście wpływa na rozmiar płytki, wygodę pisania oprogramowania, cenę itp. W układzie zastosowano pamięć LH5497 o pojemności 1024 \* 9bit (najstarszy bit nie jest wykorzystany) czasie dostępu 25ns. Odpowiednikiem tej pamięci jest układ IDT7202. Pamięć ta jest całkowicie asynchroniczna, zatem odczyt i zapis może odbywać się w tym samym czasie z różnymi

**Podstawowe parametry oscyloskopu**  
**Maksymalna częstotliwość próbkowania: 1,3MHz**  
**Rozdzielczość przetwornika ADC: 8 bit**  
**Pasmo przenoszone: około 100kHz**  
**Impedancja wejściowa: 1M $\Omega$ ||ok 20-30pF**  
**Analiza FFT**  
**Maksymalna czułość 2,5mV/div**  
**Możliwość współpracy z sondami x10**

prędkościami. Dodatkowe wyjścia pamięci, pełniące rolę flag, informują o tym, czy pamięć jest pusta, pełna, czy też w połowie zajęta. Szczegóły o tej interesującej kostce można znaleźć w Internecie, poszukując noty układu LH5497 lub IDT7202. Przetwornik analogowo-cyfrowy to układ AD7821. Jego maksymalna częstotliwość taktowania wg noty katalogowej to 1MHz, ale układ w takim trybie jak jest zastosowany w modelu ma czas konwersji ok 530ns i spokojnie pracuje przy częstotliwości taktowania 1,3MHz (dla podstawy czasu równej 50µs/div). Wewnętrzny układ śledząco-pamiętający (track and hold) ma maksymalną częstotliwość pracy 100kHz. Zatem przy maksymalnej częstotliwości próbkowania sygnału 100kHz na jeden okres będzie przypadać 13 próbek. Mając wyniki w cyfrowej postaci, można dokonać ich analizy i pomierzyć częstotliwość, amplitudę, wykonać analizę FFT itp.

**Rys. 1 Schemat blokowy**



## Opis układu

Na rysunku 1 przedstawiony jest schemat blokowy oscyloskopu. Układ składa się z trzech głównych bloków oraz zasilacza. Bloki te można podzielić następująco: logika sterująca – rysunek 2, moduł pamięci i przetwornika ADC – rysunek 3, wzmacniacze wejściowe – rysunek 4. Układy te zostaną opisane po kolei.

## Blok sterujący

Schemat ideowy tego bloku przedstawia rysunek 2. Ten moduł ma za zadanie komunikowanie się z PC-tem i generację sygnału zegarowego dla bloku przetwornika ADC oraz pamięci FIFO. Sercem układu jest oczywiście procesor AVR ATMEGA8 z zaszytym w nim programem. Program ma za zadanie odebranie danych przesyłanych z komputera (np. o wzmacnieniu bloku wejściowego lub o zmianie podstawy czasu) i wysłaniu tych danych albo do syntezy DDS (zmiana podstawy czasu) albo do bloku wzmacniaczy wejściowych (zmiana czułości układu). Układ zegarowy został zrealizowany za pomocą syntezy DDS typu AD9851, która umożliwia generację przebiegu wyjściowego aż do 90MHz (maksymalna częstotliwość taktowania wynosi 180MHz). Jako że DDS generuje sygnał aproksymujący sinusoidę, a do sterowania przetwornika ADC i pamięci potrzeba przebiegu prostokątnego, wykorzystano wewnętrzny komparator zawarty w ukła-

dzie syntezy. Wejściami komparatora są piny 15 i 16 IC2. Na pin 16 podawany jest przebieg wyjściowy z nóżki 21, który przy mniejszych częstotliwościach wyjściowych można uznać za sinusoidalny. Na drugie wejście komparatora podano stałe napięcie wytwarzane przez dzielnik napięcia zrealizowany na rezystorach R4 i R3. Kondensator C4 filtruje to napięcie. Sygnał z wyjścia komparatora trafia na jeden z pinów złącza JP1, które następnie podłączone jest do płytki konwertera analogowo-cyfrowego. Generator QG1 zapewnia sygnał taktujący syntezę DDS. Jego częstotliwość powinna być taka jak na schemacie, aczkolwiek istnieje możliwość zastosowania generatora o innej częstotliwości, tylko będzie to wymagało korekty przeliczenia częstotliwości w programie na procesor ATMEGA8 (należy także pamiętać, że program domyślnie włącza 6-krotny powielacz częstotliwości taktowania IC2). Szczegóły i sposób jak przeliczać częstotliwość wyjściową syntezy w zależności od zastosowanego generatora, opisano w nocie katalogowej układu AD9851. Złącze JP3 służy do komunikacji z blokiem wzmacniaczy wejściowych. Zrealizowane jest to jako programowy port szeregowy. Jeden pin złącza miał zostać wykorzystany jako blok wyzwalania, ale przeprowadzone próby wykazały, że układ nie do końca spełnia swoją rolę, a programowe wyzwalanie pracuje zadowalająco, więc ostatecznie zrezygnowałem z bloku wyzwalania. Transystory Q1 i Q2 zapewniają sprzężenie układu z PC-tem za pomocą po-

пулярnego złącza RS232, przy czym Q1 odpowiada za nadawanie sygnału – jego kolektor powinien być połączony z linią RX łącza, Q2 odpowiada za odbieranie sygnału – jego baza poprzez rezystor powinna być dołączona do linii TX łącza RS232.


## Blok przetwornika ADC

Ta część układu ma za zadanie przetworzenie i zapisanie w pamięci FIFO cyfrowej postaci sygnału wejściowego. Przetwornik ADC to układ IC3. Rezystor R1 oraz elementy C6 i C7 tworzą obwód napięcia odniesienia, względem którego przetwarzany jest sygnał wejściowy. Rezystory R2-R4 wytwarzają napięcie równe połowie napięcia odniesienia, które służy do wstępnego spolaryzowania wejścia przetwornika IC3. Elementy R5 i C12 ograniczają pasmo sygnału podanego na wejście układu – znacznie obniżają one poziom szumów otrzymanych na oscylogramie przy małych sygnałach. C10 i C8 odseparowują składową stałą tworzoną przez obwód R2, R3. Od wartości tych elementów zależy dolna częstotliwość graniczna układu, która wynosi ok. 0,2Hz. Wyjścia danych przetwornika ADC kierowane są bezpośrednio do wejść pamięci FIFO – IC1. Nóżka 9 układu IC3 strobuje dane wpisywane do pamięci FIFO – pojawia się na niej ujemny impuls, jeśli konwersja jest ukończona. IC2 wraz z kondensatorami wpiętymi do linii zasilania filtruje napięcie zasilające ten blok. Dodatkowo dławik L1 oddziela zasilanie układ przetwornika ADC od pamięci FIFO.


## Blok wzmacniaczy wejściowych

Blok ten ma za zadanie dopasowanie sygnałów w szerokim zakresie napięciowym do poziomu zdolnego do przetworzenia przez przetwornik ADC. Całym blokiem wzmac-

**Rys. 2 Schemat ideowy logiki sterującej**




niaczy steruje mikroprocesor ATTINY2313 – IC1. Układ ten jest taktowany wewnętrznym oscylatorem RC o częstotliwości 8MHz (przy czym włączony jest 8-krotny dzielnik częstotliwości taktującej), jest to domyślnie ustawiony sposób taktowania układu. Układ ten otrzymuje dane o ustawieniu wzmocnienia od układu logiki za pomocą łącza szeregowego (o szybkości 2400b/s), które zostało zaimplementowane w bloku sterującym jako programowe, zaś w układzie wzmacniaczy jest wykorzystany sprzętowy UART układu IC1. Sygnał wejściowy podawany jest na wejście oznaczone jako IN-JP1. Kondensator C5 separuje składową stałą przebiegu. Następnie znajduje się dzielnik 1:10, który umożliwia wstępne 10-krotne zmniejszenie amplitudy sygnału. Wybór tłumienia następuje poprzez podanie stanu niskiego na pin PD4 układu IC1. Dzielnik jest także domyślnie włączony po włączeniu napięcia zasilania. Dalej sygnał trafia na wtórnik źródłowy zrealizowany na tranzystorze polowym T2. Ma on za zadanie odseparowanie dzielnika 1:10 od reszty układu oraz zapewnienie impedancji wejściowej całego układu jak najbliższej 1MΩ, co umożliwia współpracę z sondami x10. Dalej sygnał trafia na wejście wzmacniacza IC2B. Jego wzmocnienie jest zależne od ustawienia kluczy analogowych układu IC3-CD4066. Jeśli IC3B



Rys. 3 Schemat ideowy modułu pamięci i przetwornika ADC

jest zwarty, to pierwszy stopień ma wzmocnienie bliskie 1. Zwarcie IC3C, a rozwarcie IC3B powoduje zwiększenie wzmocnienia do 10 razy. Podobnie dzieje się ze wzmacniaczem IC2A, jego wzmocnienie może wynosić 1 lub 10 razy. Dodatkowo IC3A umożliwia

zmniejszenie wzmocnienia o połowę. Maksymalne tłumienie układu wynosi zatem 20 razy, a maksymalne wzmocnienie 100 razy. R12 ma wartość 680Ω, aby skompensować rezystancję kluczy układu IC3, która w temperaturze 25°C może wynosić aż 270Ω. Jeśli



Rys. 4 Schemat ideowy wzmacniaczy wejściowych

klucze współpracują z rezystancjami dużymi w stosunku do swojej rezystancji, problem ten można pominąć, zgadzając się na 10% błędy w ustawieniu wzmocnienia. Elementy R1-R3 wytwarzają napięcie polaryzacji umożliwiające pracę układom IC2 i IC3 przy pojedynczym zasilaniu. Sygnał wyjściowy pobierany z złącza oznaczonego OUT-JP2 trafia na blok przetwornika ADC. I w tym bloku odbywa się dalsza obróbka sygnału.

## Oprogramowanie

Oscyloskop współpracuje z komputerem PC – znacznie ułatwia to wykonanie całego układu, gdyż rolę ekranu pełni monitor komputera; dodatkowo oprogramowanie (pełne oprogramowanie można ściągnąć z Elportalu) umożliwia analizę widmową sygnału za pomocą algorytmu FFT. Zrzuty ekranu programu można zobaczyć na **rysunkach 5 i 6**. Program umożliwia całkowitą kontrolę nad układem. Do podstawowych opcji należy oczywiście zmiana podstawy czasu od 50  $\mu$ s/div do 0,5s/div. Umożliwia to oglądanie przebiegów o częstotliwości znacznie poniżej 1Hz. Czulość wejściowa zmienia się w zakresie od 2,5mV/div do 5V/div. Obraz ekranu składa się

z 8 działek poziomych i 10 pionowych. Dodatkowo przy większych częstotliwościach sygnału wejściowego istnieje możliwość powiększenia (zoom) oglądanego przebiegu – nie wpływa to na częstotliwość próbkowania, tylko na sposób wyświetlania. Przy bardzo niskich częstotliwościach wejściowych można wykorzystać zoom, czyli zmniejszenie przebiegu. Wydłuża się wtedy jedynie bufor wyświetlania, a częstotliwość próbkowania zostaje bez zmian. Program także na bieżąco mierzy częstotliwość sygnału wejściowego oraz jego amplitudę i okres. Pomiary są dokładniejsze, jeśli przebieg jest widoczny na co najmniej 4–5 działek pionowych i zawiera w oknie minimum 2 okresy. Pomiary takie oczywiście nie są superdokładne, ale dają przynajmniej pojęcie o zgrubnych parametrach sygnału. Dodatkowo można włączyć kursory do pomiaru czasu. Zakładka FFT pozwala na zobrazowanie sygnału w dziedzinie częstotliwości. Analiza wykonywana jest na przesłanych z układu do PC-ta próbkach; próbki nie są poddawane procedurze okienkowania zmniejszającego przeciek w widmie. Jeśli w sygnale jest więcej harmonicznych o mierzalnych poziomach, to oprogramowanie

przypisze etykiętkę do 4 największych prążków ze zmierzoną częstotliwością tych prążków. Rozdzielczość pomiaru zależy oczywiście od ustawionej podstawy czasu. Dla podstawy czasu 0,5s wynosi 0,25Hz, dla podstawy 50  $\mu$ s – 2,5kHz.


Układ przesyła do programu za pomocą łącza RS232 o szybkości 38400bit/s symbol ASCII o wartości próbki – przykładowo przy zerowym sygnale wejściowym, co daje wartość 127, przesyłany jest znak o kodzie 127. Program na PC dokonuje odwrotnej zamiany – ze znaku określa wartość liczbowa próbki, która następnie

jest rysowana na ekranie. Tego typu działanie znacznie przyspiesza przesłanie danych z układu do komputera, bo nieprzesyłane są trzy znaki 1, 2 i 7, tylko znak, który wskazuje na dany kod. Dodatkowo każda nowa transmisja danych z pamięci FIFO poprzedzona jest znakiem o kodzie ASCII 255. Myślę, że te dane ułatwią napisanie stosownego oprogramowania Czytelnikom, którzy będą chcieli napisać program we własnym zakresie.

Program główny zawarty w procesorze steruje całym układem. Program jest dość długi i nie ma sensu go omawiać tutaj. Podaję tylko podprogram sterujący syntezą DDS (można go wykorzystać do innych celów):


```

` poprzez zmienną freq zadaje się
częstotliwość wyjściową
Ustaw: `podprogram ustawienia
częstotliwości wyjściowej syntezy
Ad9851
Xz = Freq * 28.44175 `przeliczenie
częstotliwości ustawionej
Slovo = Round(xz) `zaokrąglenie
wyniku do wartości całkowitej
32bitowej
For A = 1 To 32 `przesłanie
pierwszych 32 bitów sterujących
częstotliwością wyjściową
Q = Slovo
Shift Slovo , Right , 1
Portc.5 = Q `na pin wejściowy
syntezy podanie wysyłanego bitu
Portc.3 = 1 `takt zegara wpisujący
dane do rejestru układu ad9851
Portc.3 = 0
Next A
Portc.5 = 1 `włączenie
wewnętrzznego 6-krotnego powielacza
Portc.3 = 1 `takt zegara
Portc.3 = 0
For A = 1 To 7 `przesłanie
informacji o fazie i trybie pracy
(faza zerowa, tryb power down
wylaczony)
Portc.5 = 0 `takt zegara
Portc.3 = 1
Portc.3 = 0
Next
Portc.4 = 1 `zatwierdzenie
wpisanych danych i ustawienie
nowej częstotliwości wyjściowej
Portc.4 = 0
Return
    
```




Rys. 5 Zrzut ekranu programu

Rys. 6 Zrzut ekranu programu



Fotografia trójwymiarowa - oglądać w okularach anaglifowych. Nieporównanie lepszy efekt: [www.elportal.pl/3d](http://www.elportal.pl/3d)





## Montaż i uruchomienie



Układ można zmontować na płytkach przedstawionych na rysunkach 7-9. Układ wymaga zasilania minimum 7,5V i wydajności co najmniej 250mA. W modelu zastosowano transformator z uszkodzonego radiodiodnika o nieznannej mocy. Jest to transformator symetryczny o napięciu skrajnych uzwojeń 11V. Schemat zasilacza w modelu przedstawia rysunek 10. Transformator zasilający warto umieścić jak najdalej od bloku wzmacniacza wejściowego w celu zminimalizowania zniekształceń badanego przebiegu przez pole rozproszenia transformatora. Ma to znaczenie szczególnie przy największych czułościach wejściowych. W modelu zastosowano oryginalny ekran na transformator wymontowany z radiodiodnika. Syntezę DDS, która występuje w miniaturowej obudowie SSOP28, można przylutować stacją na gorące powietrze lub za pomocą „kolbowki” z dostatecznie cienkim grotem. Warto zaopatrzyć się także w pastę lutowniczą lub cynę o małej średnicy. Resztę elementów montuje się klasycznie od najmniejszych do największych. Pod pamięć FIFO należy zastosować przejściówkę PLCC.

Montaż najlepiej przeprowadzić w następującej kolejności (za każdym razem sprawdzając poprawność działania danego bloku): logika sterująca, blok przetwornika i pamięci, wzmacniacz wejściowy. Wszelkie połączenia przewodami taśmowymi są wykonane w ten sposób, że dane miejsce przylutowania pierwszego przewodu z

całej wiązki jest po stronie opisu danego złącza – opis wskazuje na pierwszy pin złącza. Połączenia należy wykonać pomiędzy następującymi złączami: JP1 na płytce logiki sterującej z złączem JP1 na płytce przetwornika ADC i pamięci FIFO, złącze DATA płytki sterującej ze złączem DATA płytki przetwornika ADC i pamięci, złącze OUT płytki wzmacniaczy wejściowych ze złączem IN modułu przetwornika ADC i pamięci, JP3 na płytce wzmacniaczy wejściowych z pinami 1 i 2 złącza JP3 logiki sterującej. Złącze JP1 płytki wzmacniaczy wejściowych należy połączyć z gniazdem BNC – jest to wejście sygnału, a do JP2 należy dołączyć gniazdo do podłączenia komputera z układem. Wszystkie złącza typu ARK służą do podania napięcia zasilającego poszczególne bloki układu. Niektóre zwory na płytkach krzyżują się – należy je wykonać kawałkami przewodu w izolacji.


W układzie modelowym błędnie działały podstawy czasu powyżej 1ms. Okazało się, że bezpośrednie wpięcie wyjścia syntezy DDS do wejścia komparatora powoduje zakłócenia w generacji sygnału zegarowego dla przetwornika i pamięci FIFO. Problem można rozwiązać, dodając kondensator o pojemności 1nF pomiędzy nóżkę 13 (wyjście zanegowane komparatora) i 15 (wejście „ujemne” komparatora). Można także zmniejszyć wartość C4. Ten dodatkowy kondensator wprowadził niewielką histerezę, przez co układ zaczął poprawnie funkcjonować. Płytki i schemat nie zawierają tego kondensatora i należy go zamontować od strony druku. Można też spróbować ograniczyć pasmo linii taktującej przetwornik ADC

Rys. 10 Schemat ideowy zasilacza






Rys. 7 Schemat montażowy logiki sterującej

Rys. 8 Schemat montażowy modułu pamięci i przetwornika ADC



Rys. 9 Schemat montażowy wzmacniaczy wejściowych





np. za pomocą dobrego rezystora (zamiast zwory łączącej jeden z przewodów złącza JP1 na płytce ADC), który z pojemnością wejściową układu przetwornika stłumi wyższe częstotliwości. Można także dołączyć kondensator o pojemności 100pF. W każdym razie, najlepsze i najprostsze rozwiązanie to ten dodatkowy kondensator w obwodzie syntezy DDS. Całość

naależy zamknąć w obudowie – pomocą mogą być fotografie modelu.

**Należy pamiętać, że w układzie występuje napięcie sieciowe 230V zasilające transformator. Układ nie jest odseparowany galwanicznie od komputera – należy mieć to na uwadze, wykonując specyficzne pomiary. Na pewno NIE WOLNO dokonywać bezpośrednich pomiarów napięcia sieci 230V – grozi to pojawieniem się napięcia 230V na obudowie komputera, co może spowodować zagrożenie dla życia oraz może doprowadzić do uszkodzenia komputera!**

Do uruchomienia oscyloskopu przyda się generator funkcyjny o częstotliwości od około 1Hz do 100kHz. Od biedy, można wykorzystać generatory programowe, wykorzystujące kartę dźwiękową komputera – wadą tego rozwiązania jest niewielka amplituda i ograniczona maksymalna częstotliwość wyjściowa. Jeśli wszystkie bloki działają bez zarzutu, można podać na wejście sygnał 1kHz o amplitudzie 1Vpp i sprawdzić, czy program rysuje przebieg wejściowy. Jeśli nie, należy sprawdzić przede wszystkim obecność sygnału taktującego na 6 nóżce przetwornika ADC oraz obecność sygnału wejściowego na nóżce 1. Także warto sprawdzić, czy występuje komunikacja z PC-tem (nie zapominając o poprawnym ustawieniu „fusów” w mikroprocesorze oraz wyborze odpowiedniego portu COM w programie). Jeśli układ nie działa mimo poprawnej komunikacji i taktowania, należy sprawdzić, czy zostały wlutowane wszystkie zwory i czy występują sygnały świadczące o pracy pamięci (np. obserwując stany logiczne na pinach FF i EF pamięci FIFO). Warto także sprawdzić, czy wszystkie nóżki obudowy pamięci FIFO mają kontakt elektryczny z podstawką. Układ zmontowany poprawnie powinien działać od razu.

Jako sondę można zastosować fabryczną sondę 1:1 z przełącznikiem x10. Należy tylko pamiętać, aby skalibrować sondę w trybie x10 – szczegóły zawarte są przeważnie w instrukcji obsługi danej sondy. Można także sondę 1:1 wykonać samemu z przewodu ekranowanego np. RG6U. Elektrode główną można wykonać np. z igły krawieckiej, a masę sondy zrobić w formie krokodyłka.

## Wykaz elementów

### Logika sterująca

R1,R6	100Ω (SMD1206)
R2	27Ω
R3	470Ω
R4,R7-R11	4,7kΩ
R5	2,2kΩ (SMD1206)
C1,C2,C4,C6	100nF
C3,C5,C9	47μF/25V
C7,C8	100nF (SMD1206)
IC1	ATMEGA8
IC2	AD9851
IC3	78L05
Q1	BC307
Q2	BC337
QG1	kwarc 25,175MHz
X1	ARK2

Podstawka DIP28

### Moduł przetwornika i pamięci

R1	1kΩ
R2-R4	15kΩ (SMD1206)
R5	51Ω (SMD1206)
C1,C2,C13	100nF
C3	220μF/16V
C4,C7,C10,C11	47μF/25V
C5,C6,C8,C9	100nF (SMD1206)
C12	470pF (SMD0805)
IC1	LH5497U-25
IC2	78L05
IC3	AD7821
L1	100μH

X1	ARK2
----	------

Podstawka PLCC32  
Podstawka DIP20

### Wzmacniacz wejściowy

R1,R2	100kΩ (SMD1206)
R3	15kΩ (SMD1206)
R4	330kΩ (SMD0805)
R5	1kΩ
R6,R15	100kΩ (SMD0805)
R7	10kΩ (SMD0805)
R8	6,8kΩ (SMD1206)
R9	68kΩ (SMD1206)
R10,R11,R13	10kΩ (SMD0805)
R12	680Ω
R14	470kΩ (SMD0805)
C1,C5	1μF (SMD1206)
C2,C9,C11,C13	100nF
C3,C10,C12,C14	47μF/25V
C4,C8	10pF
C6	100nF (SMD1206)
C7	22μF/25V
IC1	ATTINY2313
IC2	NE5532
IC3	CD4066
IC4	78L05
T1	BC237
T2	BF245B
K1	Przełącznik 5V
X1	ARK2

Podstawki DIP20,DIP16,DIP8  
Złącze BNC na panel

Płytki drukowane z zaprogramowanym procesorem są dostępne w sieci handlowej AVT jako kit szkolny AVT-2861.

Rafał Stępień  
rafals1@poczta.fm

# Zapraszamy do sklepów na Wolumenie!

01-912 Warszawa, ul. Wolumen 53

pawilon **44** **RCS ELEKTRONIK** rezystory, kondensatory, elementy SMD tel.: 022 835 55 22

pawilon **50** **ZBYROMEX** części RTV, głośniki, transformatory, akcesoria GSM tel.: 022 669 99 19

pawilon **84** **F.H. STEMPS** potencjometry, silniki, paski napędowe tel.: 0501 206 801