

Generator akustyczny na ATtiny25

Generator wytwarza falę sinusoidalną w zakresie 20 Hz...20 kHz o wartości międzyszczytowej ok. 3,5 V i zniekształceniach poniżej 0,5%. Jest przestrajany skokowo i płynnie. Przebieg jest wytwarzany cyfrowo z rozdzielczością 8 bitów i częstotliwością próbkowania 625 kHz.

AVT-1569 w ofercie AVT:

AVT-1569A – płytka drukowana
AVT-1569B – płytka drukowana + elementy

Dodatkowe materiały na CD i FTP:

<ftp://ep.com.pl>, user: 15257, pass: 1ajs046
• wzory płytek PCB
• karty katalogowe i noty aplikacyjne elementów oznaczonych na Wykazie Elementów kolorem czerwonym

Wykaz elementów

Rezystory: (0,125 W/1%)

R1: 1,1 kΩ

R2: 18 kΩ

R3: 1 kΩ

R4...R6 10...22 kΩ (trzy jednakowe, 5%)

Kondensatory:

C1: 2,7 nF (5 mm)

C2: 470 pF (5 mm)

C3: 10 μF/16 V (5 mm)

C4: 0,1 μF (ceramiczny, 5 mm)

Półprzewodniki:

U1: ATtiny25-20PU (obudowa DIP8)

Inne:

J1: gniazdo sygnałowe (np. BNC lub cinch)

J2: złącze kalibracji (np. szpilkowe 3×1)

J3: złącze szpilkowe 2×3


J4: złącze zasilania (np. szpilkowe 2×1)

P1, P2: potencjometr 10 kΩ, liniowy


S1: przełącznik 3-pozycyjny

Celem projektu było zbudowanie prostego układu opartego na mikrokontrolerze AVR w małej, 8-nóżkowej obudowie, przy czym układ miał wykorzystywać do maksimum możliwości mikrokontrolera i zawierać minimalną liczbę elementów zewnętrznych. Jako serce wybrano układ ATtiny25, zawierający 2 kB pamięci FLASH, 10-bitowy przetwornik A/C i szybki układ czasowy z wyjściami PWM.

Do wytwarzania przebiegu sinusoidalnego użyto bezpośredniej syntezy cyfrowej. W pamięci stałej umieszczono 1024 próbki wartości jednego okresu przebiegu sinusoidalnego. Wartości te są odczytywane w odstępach czasu równych okresowi próbkowania T_s (1,6 μs). Po każdym odczycie adres pamięci (reprezentujący fazę przebiegu) zmienia się o wartość $\Delta = f \cdot 1024 T_s$, gdzie f jest częstotliwością generowanego przebiegu. W ogólnym przypadku Δ jest liczbą ułamkową.




**AVT
1569**




Rys. 1. Zasada pracy przetwornika PWM

Mikrokontroler używa formatu stało-przecinkowego. Zarówno faza, jak i jej przyrost mają 32 bity, z których 6 najstarszych jest ignorowanych, kolejne 10 wyznacza adres pamięci, a 16 najmłodszych stanowi część ułamkową. Najmniejsza możliwa do uzyskania niezerowa wartość Δ to $1/65536$; odpowiadałaby jej częstotliwość $1/65536$ (1024·1,6 μs)=0,00931 Hz. W generatorze wartość Δ zawiera się w przedziale od 0,03276 do 32,76.

Synteza odbywa się w przerwaniach Timera 0, które są generowane co 32 okresy wewnętrznego systemowego zegara taktującego (20 MHz). Częstotliwość wytwarzanego przebiegu sinusoidalnego jest więc pochodną częstotliwości zegara systemowego. Źródłem tego zegara jest wewnętrzny generator RC. W danym egzemplarzu układu scalonego jego częstotliwość może się nieco różnić od standardowej. Dlatego w układzie wprowadzono możliwość dostrojenia (ka-



Rys. 2. Redukcja tętnień dzięki dodaniu 2-go filtra



Rys. 3. Schemat ideowy generatora

libracji) generatora RC z dokładnością ok. 1%.

Przetwornik C/A jest oparty na układach modulacji szerokości impulsu (PWM) mikrosterownika. Metoda przetwarzania PWM wykorzystuje fakt, że prostokątny przebieg cyfrowy o amplitudzie U i współczynniku wypełnienia K ($0 \dots 1$) ma wartość średnią równą $U \cdot K$. Po odfiltrowaniu składowej zmiennej przebiegu otrzymujemy napięcie wprost proporcjonalne do współczynnika K . Układ złożony z generatora fali prostokątnej o sterowanej szerokości i z filtru dolnoprzepustowego staje się więc przetwornikiem C/A.

Na rys. 1 przedstawiono ideę przetwarzania PWM. Kolorem niebieskim narysowano przebieg cyfrowy (przed filtrem), a kolorem czerwonym – jego wartość średnią (po filtrze).

Założeniem przyjętym przy projektowaniu generatora było użycie wysokiej częstotliwości f_{PWM} – kilka MHz. Modulator PWM, taktowany z 80 MHz i pracujący z rozdzielczością 8 bitów, generowałby jednak przebieg o częstotliwości $80 \text{ MHz} / 256 = 312,5 \text{ kHz}$. Dlatego wykorzystano dwa modulatory. Każdy z nich ma rozdzielczość 4-bitową, a więc $f_{\text{PWM}} = 80 \text{ MHz} / 16 = 5 \text{ MHz}$. Modula-

tor A przetwarza górne 4 bity każdej próbki, a modulator B – 4 bity dolne (o 16-krotnie mniejszej wadze). Przebiegi obu modulatorów są sumowane w R1/R2. Odpowiednie wagi zapewnią stosunek rezystancji wynoszący 1:16.

Rezystory tworzą wraz z C1 filtr dolnoprzepustowy 1. rzędu. Sinusoidalny sygnał wyjściowy ma częstotliwość do 20 kHz. Filtr nie powinien tłumić go bardziej niż o 0,5 dB, stąd częstotliwość graniczna f_g wynosząca 70 kHz. f_{PWM} wynosi 5 MHz, tłumienia osiągają więc ok. $100 \text{ mV}_{\text{pp}}$. Przewidziano ich redukcję poprzez dodanie drugiego filtru dolnoprzepustowego, jak pokazano na rys. 2.

Nastawa częstotliwości

Zakres generatora jest wybierany 3-pozycyjnym przełącznikiem S1 i wynosi, w pozycjach 1, 2 i 3, odpowiednio 20...200 Hz, 200 Hz...2 kHz i 2...20 kHz. Przełącznik ustawia na wejściu PB2 napięcia 0 V, +2,5 V lub +5 V, mierzone przez przetwornik A/C.

Regulacja częstotliwości wewnątrz zakresu jest wykonywana potencjometrem P1. Ewentualne


„trzaski” potencjometru są filtrowane cyfrowo ze stałą czasową 50 ms. Charakterystyka potencjometru zawiera trzy strefy nieczułości o niewielkiej szerokości. Ułatwiają one ustawienie częstotliwości 20 Hz, 100 Hz, 200 Hz, 1 kHz, 2 kHz, 10 kHz i 20 kHz, często używanych w praktyce.

Kalibracja

Kalibracja wewnętrznego generatora RC polega na zmniejszaniu lub zwiększaniu stanu rejestru OSCCAL. Nową wartość OSCCAL program generatora zapisuje w nieulotnej pamięci EEPROM i wartość ta jest przywracana po każdym włączeniu zasilania.

W celu przeprowadzenia kalibracji należy wybrać zakres 200 Hz...2 kHz (przełącznik S1 w pozycji 2), a potencjometrem P1 ustawić częstotliwość 200 Hz, 1 kHz lub 2 kHz. Zmniejszenie/zwiększenie częstotliwości o jeden krok odbywa się przez dołączenie wejścia PB2 odpowiednio do masy lub +5 V przez rezystor 10 k Ω . Można w tym celu dodać na stałe rezystor (R6) i zworki (J2) ew. przyciski. Aby zapobiec efektowi drgania styków, program nie reaguje na zmiany stanu na PB2, jeśli są one krótsze niż 20 ms.

Podczas kalibracji należy unikać ustawiania częstotliwości większych niż znamionowa, gdyż wiązałoby się to z przekroczeniem dopuszczalnej częstotliwości zegara systemowego.



Rys. 4. Schemat montażowy generatora

Montaż i uruchomienie

Schemat generatora przedstawia **rys. 3**. Żółtą linią zaznaczono układ w wersji minimalnej. Aby zapewnić możliwość regulacji poziomu sygnału wyjściowego i jednocześnie odciąć składową stałą wynoszącą ok. +2,2 V, należy dołączyć kondensator C3 i potencjometr P2. Elementy R3 i C2 tworzą dodatkowy opcjonalny filtr dolnoprzepustowy, obniżający tętnienia do poziomu kilku miliwoltów.

Złącze J2 i rezystor R6 służą do kalibracji częstotliwości.

Przez złącze J3 można zaprogramować mikrokontroler (przedtem należy przełączyć S1 w pozycję 2). Ustawienia bitów-bezpieczników są następujące:

– LOW BYTE = 0xF1: CKDIV8=1, CKOUT=1, SUT1:0=11 (14 CK+16K CK+64 ms), CKSEL3:0=0001 (PLL Clock_

– HIGH BYTE = 0xDF: RSTDISBL=1, DWEN = 1, SPIEN=0, WDTON=1, EESAVE=1, BODLEVEL2:0=111
– EXTENDED=0xFF: SELFPRGEN = 1

Zaprogramowanie pamięci flash jest jedyną czynnością wymaganą przy uruchamianiu układu. Do zasilania generatora należy użyć stabilizowanego napięcia stałego 5 V±10%.

Jarosław Ziembicki
j.ziembicki@gmx.at