Timing Report

Need help reading this report?

Design Name minutnik
Device, Speed (SpeedFile Version) XC9572XL, -10 (3.0)
Date Created Tue Oct 28 13:34:09 2008
Created By Timing Report Generator: version G.28
Copyright Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved.

Summary

Performance Summary
Min. Clock Period 14.000 ns.
Max. Clock Frequency (fSYSTEM) 71.429 MHz.
Limited by Clock Pulse Width for LED1_OBUF.Q
Clock to Setup (tCYC) 10.000 ns.
Setup to Clock at the Pad (tSU) 0.400 ns.
Clock Pad to Output Pad Delay (tCO) 119.800 ns.

Timing Constraints

Constraint Name Requirement (ns) Delay (ns) Paths Paths Failing



Number of constraints not met: 0

Data Sheet Report

Maximum External Clock Speeds

Clock fEXT (MHz) Reason
LED1_OBUF.Q 71.429 Limited by Clock Pulse Width for LED1_OBUF.Q
XLXI_1/XLXN_126.Q 71.429 Limited by Clock Pulse Width for XLXI_1/XLXN_126.Q
LED4_OBUF.Q 71.429 Limited by Clock Pulse Width for LED4_OBUF.Q
LED5_OBUF.Q 71.429 Limited by Clock Pulse Width for LED5_OBUF.Q
LED3_OBUF.Q 71.429 Limited by Clock Pulse Width for LED3_OBUF.Q
LED2_OBUF.Q 71.429 Limited by Clock Pulse Width for LED2_OBUF.Q
XLXI_1/XLXN_101.Q 71.429 Limited by Clock Pulse Width for XLXI_1/XLXN_101.Q
XLXI_1/Q<15>.Q 71.429 Limited by Clock Pulse Width for XLXI_1/Q<15>.Q
Q1<7>.Q 71.429 Limited by Clock Pulse Width for Q1<7>.Q
Q4<7>.Q 71.429 Limited by Clock Pulse Width for Q4<7>.Q
SYNC 100.000 Limited by Cycle Time for SYNC
Q3<7>.Q 71.429 Limited by Clock Pulse Width for Q3<7>.Q
Q2<7>.Q 71.429 Limited by Clock Pulse Width for Q2<7>.Q

Setup/Hold Times for Clocks

Setup/Hold Times for Clock XLXI_1/XLXN_101.Q
Source Pad Setup to clk (edge) Hold to clk (edge)
S1 0.400 3.100


Clock to Pad Timing

Clock SYNC to Pad
Destination Pad Clock (edge) to Pad
segDP 119.800
LED1 111.100
LED2 94.100
LED3 77.100
LED5 60.100
LED4 43.100


Clock to Setup Times for Clocks

Clock to Setup for clock LED1.Q
Source Destination Delay
LED1.Q LED1.D 10.000
LED1.Q LED2.D 10.000
LED2.Q LED1.D 10.000
LED2.Q LED3.D 10.000
LED3.Q LED1.D 10.000
LED3.Q LED4.D 10.000
LED4.Q LED1.D 10.000
LED4.Q LED5.D 10.000

Clock to Setup for clock XLXI_1/XLXN_126.Q
Source Destination Delay
LED1.Q LED1.D 10.000
LED1.Q LED2.D 10.000
LED2.Q LED1.D 10.000
LED2.Q LED3.D 10.000
LED3.Q LED1.D 10.000
LED3.Q LED4.D 10.000
LED4.Q LED1.D 10.000
LED4.Q LED5.D 10.000

Clock to Setup for clock LED4.Q
Source Destination Delay
LED1.Q LED1.D 10.000
LED1.Q LED2.D 10.000
LED2.Q LED1.D 10.000
LED2.Q LED3.D 10.000
LED3.Q LED1.D 10.000
LED3.Q LED4.D 10.000
LED4.Q LED1.D 10.000
LED4.Q LED5.D 10.000

Clock to Setup for clock LED5.Q
Source Destination Delay
LED1.Q LED1.D 10.000
LED1.Q LED2.D 10.000
LED2.Q LED1.D 10.000
LED2.Q LED3.D 10.000
LED3.Q LED1.D 10.000
LED3.Q LED4.D 10.000
LED4.Q LED1.D 10.000
LED4.Q LED5.D 10.000

Clock to Setup for clock LED3.Q
Source Destination Delay
LED1.Q LED1.D 10.000
LED1.Q LED2.D 10.000
LED2.Q LED1.D 10.000
LED2.Q LED3.D 10.000
LED3.Q LED1.D 10.000
LED3.Q LED4.D 10.000
LED4.Q LED1.D 10.000
LED4.Q LED5.D 10.000

Clock to Setup for clock LED2.Q
Source Destination Delay
LED1.Q LED1.D 10.000
LED1.Q LED2.D 10.000
LED2.Q LED1.D 10.000
LED2.Q LED3.D 10.000
LED3.Q LED1.D 10.000
LED3.Q LED4.D 10.000
LED4.Q LED1.D 10.000
LED4.Q LED5.D 10.000

Clock to Setup for clock XLXI_1/Q<15>.Q
Source Destination Delay
XLXI_1/XLXI_39/Q0.Q XLXI_1/XLXN_101.D 10.000

Clock to Setup for clock Q1<7>.Q
Source Destination Delay
Q4<2>.Q Q4<4>.D 10.000
Q4<2>.Q Q4<5>.D 10.000
Q4<2>.Q Q4<7>.D 10.000
Q4<2>.Q XLXI_73/Q<3>.D 10.000
Q4<2>.Q XLXI_73/Q<6>.D 10.000
Q4<4>.Q Q4<5>.D 10.000
Q4<4>.Q Q4<7>.D 10.000
Q4<4>.Q XLXI_73/Q<6>.D 10.000
Q4<5>.Q Q4<7>.D 10.000
Q4<5>.Q XLXI_73/Q<6>.D 10.000
XLXI_73/Q<0>.Q Q4<2>.D 10.000
XLXI_73/Q<0>.Q Q4<4>.D 10.000
XLXI_73/Q<0>.Q Q4<5>.D 10.000
XLXI_73/Q<0>.Q Q4<7>.D 10.000
XLXI_73/Q<0>.Q XLXI_73/Q<1>.D 10.000
XLXI_73/Q<0>.Q XLXI_73/Q<3>.D 10.000
XLXI_73/Q<0>.Q XLXI_73/Q<6>.D 10.000
XLXI_73/Q<1>.Q Q4<2>.D 10.000
XLXI_73/Q<1>.Q Q4<4>.D 10.000
XLXI_73/Q<1>.Q Q4<5>.D 10.000
XLXI_73/Q<1>.Q Q4<7>.D 10.000
XLXI_73/Q<1>.Q XLXI_73/Q<3>.D 10.000
XLXI_73/Q<1>.Q XLXI_73/Q<6>.D 10.000
XLXI_73/Q<3>.Q Q4<4>.D 10.000
XLXI_73/Q<3>.Q Q4<5>.D 10.000
XLXI_73/Q<3>.Q Q4<7>.D 10.000
XLXI_73/Q<3>.Q XLXI_73/Q<6>.D 10.000
XLXI_73/Q<6>.Q Q4<7>.D 10.000

Clock to Setup for clock Q4<7>.Q
Source Destination Delay
XLXN_72.Q XLXN_73.D 10.000
XLXN_72.Q XLXN_74.D 10.000
XLXN_73.Q XLXN_74.D 10.000

Clock to Setup for clock SYNC
Source Destination Delay
LED1.Q LED1.D 10.000
LED1.Q LED2.D 10.000
LED2.Q LED1.D 10.000
LED2.Q LED3.D 10.000
LED3.Q LED1.D 10.000
LED3.Q LED4.D 10.000
LED4.Q LED1.D 10.000
LED4.Q LED5.D 10.000
Q3<3>.Q Q3<6>.D 10.000
Q3<3>.Q Q3<7>.D 10.000
Q3<3>.Q XLXI_56/Q<4>.D 10.000
Q3<3>.Q XLXI_56/Q<5>.D 10.000
Q3<6>.Q Q3<7>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<1>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<2>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<3>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<4>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<5>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<6>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<7>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<0>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<10>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<10>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<10>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<10>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<10>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<11>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<11>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<11>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<11>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<12>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<12>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<12>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<13>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<13>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<14>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<2>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<3>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<4>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<5>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<6>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<7>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<1>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<3>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<4>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<5>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<6>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<7>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<2>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<4>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<5>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<6>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<7>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<3>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<5>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<6>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<7>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<4>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<6>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<7>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<5>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<7>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<6>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/XLXI_38/Q<8>.D 10.000
XLXI_1/XLXI_38/Q<7>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<8>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<8>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<8>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<8>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<8>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<8>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_1/XLXI_38/Q<8>.Q XLXI_1/XLXI_38/Q<9>.D 10.000
XLXI_1/XLXI_38/Q<9>.Q XLXI_1/Q<15>.D 10.000
XLXI_1/XLXI_38/Q<9>.Q XLXI_1/XLXI_38/Q<10>.D 10.000
XLXI_1/XLXI_38/Q<9>.Q XLXI_1/XLXI_38/Q<11>.D 10.000
XLXI_1/XLXI_38/Q<9>.Q XLXI_1/XLXI_38/Q<12>.D 10.000
XLXI_1/XLXI_38/Q<9>.Q XLXI_1/XLXI_38/Q<13>.D 10.000
XLXI_1/XLXI_38/Q<9>.Q XLXI_1/XLXI_38/Q<14>.D 10.000
XLXI_56/Q<0>.Q Q3<3>.D 10.000
XLXI_56/Q<0>.Q Q3<6>.D 10.000
XLXI_56/Q<0>.Q Q3<7>.D 10.000
XLXI_56/Q<0>.Q XLXI_56/Q<1>.D 10.000
XLXI_56/Q<0>.Q XLXI_56/Q<2>.D 10.000
XLXI_56/Q<0>.Q XLXI_56/Q<4>.D 10.000
XLXI_56/Q<0>.Q XLXI_56/Q<5>.D 10.000
XLXI_56/Q<1>.Q Q3<3>.D 10.000
XLXI_56/Q<1>.Q Q3<6>.D 10.000
XLXI_56/Q<1>.Q Q3<7>.D 10.000
XLXI_56/Q<1>.Q XLXI_56/Q<2>.D 10.000
XLXI_56/Q<1>.Q XLXI_56/Q<4>.D 10.000
XLXI_56/Q<1>.Q XLXI_56/Q<5>.D 10.000
XLXI_56/Q<2>.Q Q3<3>.D 10.000
XLXI_56/Q<2>.Q Q3<6>.D 10.000
XLXI_56/Q<2>.Q Q3<7>.D 10.000
XLXI_56/Q<2>.Q XLXI_56/Q<4>.D 10.000
XLXI_56/Q<2>.Q XLXI_56/Q<5>.D 10.000
XLXI_56/Q<4>.Q Q3<6>.D 10.000
XLXI_56/Q<4>.Q Q3<7>.D 10.000
XLXI_56/Q<4>.Q XLXI_56/Q<5>.D 10.000
XLXI_56/Q<5>.Q Q3<6>.D 10.000
XLXI_56/Q<5>.Q Q3<7>.D 10.000

Clock to Setup for clock Q3<7>.Q
Source Destination Delay
Q2<3>.Q Q2<6>.D 10.000
Q2<3>.Q Q2<7>.D 10.000
Q2<3>.Q XLXI_54/Q<4>.D 10.000
Q2<3>.Q XLXI_54/Q<5>.D 10.000
Q2<6>.Q Q2<7>.D 10.000
XLXI_54/Q<0>.Q Q2<3>.D 10.000
XLXI_54/Q<0>.Q Q2<6>.D 10.000
XLXI_54/Q<0>.Q Q2<7>.D 10.000
XLXI_54/Q<0>.Q XLXI_54/Q<1>.D 10.000
XLXI_54/Q<0>.Q XLXI_54/Q<2>.D 10.000
XLXI_54/Q<0>.Q XLXI_54/Q<4>.D 10.000
XLXI_54/Q<0>.Q XLXI_54/Q<5>.D 10.000
XLXI_54/Q<1>.Q Q2<3>.D 10.000
XLXI_54/Q<1>.Q Q2<6>.D 10.000
XLXI_54/Q<1>.Q Q2<7>.D 10.000
XLXI_54/Q<1>.Q XLXI_54/Q<2>.D 10.000
XLXI_54/Q<1>.Q XLXI_54/Q<4>.D 10.000
XLXI_54/Q<1>.Q XLXI_54/Q<5>.D 10.000
XLXI_54/Q<2>.Q Q2<3>.D 10.000
XLXI_54/Q<2>.Q Q2<6>.D 10.000
XLXI_54/Q<2>.Q Q2<7>.D 10.000
XLXI_54/Q<2>.Q XLXI_54/Q<4>.D 10.000
XLXI_54/Q<2>.Q XLXI_54/Q<5>.D 10.000
XLXI_54/Q<4>.Q Q2<6>.D 10.000
XLXI_54/Q<4>.Q Q2<7>.D 10.000
XLXI_54/Q<4>.Q XLXI_54/Q<5>.D 10.000
XLXI_54/Q<5>.Q Q2<6>.D 10.000
XLXI_54/Q<5>.Q Q2<7>.D 10.000

Clock to Setup for clock Q2<7>.Q
Source Destination Delay
Q1<3>.Q Q1<6>.D 10.000
Q1<3>.Q Q1<7>.D 10.000
Q1<3>.Q XLXI_58/Q<4>.D 10.000
Q1<3>.Q XLXI_58/Q<5>.D 10.000
Q1<6>.Q Q1<7>.D 10.000
XLXI_58/Q<0>.Q Q1<3>.D 10.000
XLXI_58/Q<0>.Q Q1<6>.D 10.000
XLXI_58/Q<0>.Q Q1<7>.D 10.000
XLXI_58/Q<0>.Q XLXI_58/Q<1>.D 10.000
XLXI_58/Q<0>.Q XLXI_58/Q<2>.D 10.000
XLXI_58/Q<0>.Q XLXI_58/Q<4>.D 10.000
XLXI_58/Q<0>.Q XLXI_58/Q<5>.D 10.000
XLXI_58/Q<1>.Q Q1<3>.D 10.000
XLXI_58/Q<1>.Q Q1<6>.D 10.000
XLXI_58/Q<1>.Q Q1<7>.D 10.000
XLXI_58/Q<1>.Q XLXI_58/Q<2>.D 10.000
XLXI_58/Q<1>.Q XLXI_58/Q<4>.D 10.000
XLXI_58/Q<1>.Q XLXI_58/Q<5>.D 10.000
XLXI_58/Q<2>.Q Q1<3>.D 10.000
XLXI_58/Q<2>.Q Q1<6>.D 10.000
XLXI_58/Q<2>.Q Q1<7>.D 10.000
XLXI_58/Q<2>.Q XLXI_58/Q<4>.D 10.000
XLXI_58/Q<2>.Q XLXI_58/Q<5>.D 10.000
XLXI_58/Q<4>.Q Q1<6>.D 10.000
XLXI_58/Q<4>.Q Q1<7>.D 10.000
XLXI_58/Q<4>.Q XLXI_58/Q<5>.D 10.000
XLXI_58/Q<5>.Q Q1<6>.D 10.000
XLXI_58/Q<5>.Q Q1<7>.D 10.000


Pad to Pad List

Source Pad Destination Pad Delay



Number of paths analyzed: 0
Number of Timing errors: 0
Analysis Completed: Tue Oct 28 13:34:09 2008